Résumé
La présente invention se rapporte à une architecture de calcul logique composé d’éléments logiques reconfigurables qui effectuent des calculs sur des ensembles de bits (des « mots » de bits). Lesdits éléments reconfigurables peuvent être programmés de plusieurs façons : soit directement par un processeur central qui gère la configuration globale de l'architecture ; soit par un contrôleur local qui a reçu un jeu d'instructions dudit processeur central et qui reconfigure de manière autonome l’élément logique auquel il est adjoint et ceci selon ledit jeu d’instructions.