Résumé
Contrairement aux circuits numériques qui peuvent comporter plusieurs centaines de million de transistors, les circuits analogiques et radio fréquence sont généralement constitués d’un nombre réduit d’éléments ne dépassant que rarement la centaine de transistors. Malgré tout, le test de ces circuits est un problème particulièrement critique. Conventionnellement, ce test se base sur la mesure des performances du circuit et la comparaison des résultats obtenus aux spécifications décrites dans le cahier des charges. Cette approche est considérée, de longue date, l’approche la plus efficace mais aujourd’hui elle souffre de sérieux inconvénients. Tout d'abord, elle nécessite la génération et la capture des signaux de test à la fréquence de fonctionnement du circuit sous test. Comme les fréquences de fonctionnement des circuits analogique et radio fréquence sont en augmentation, il devient difficile de gérer la génération et la capture des signaux au niveau de l’équipement de test. En conséquence, il devient nécessaire d’utiliser des équipements de test spécialisés et extrêmement coûteux. En outre, comme cette approche conventionnelle cible le test de plusieurs paramètres du circuit, il est nécessaire d’effectuer plusieurs captures de données sous multiples configurations de test. En conséquence, en ajoutant le temps de configuration de chaque mesure au temps de l’application des signaux, le temps de test total devient très long et les cartes de test complexes. Un autre défi se présente vis-à-vis le test des circuits radio fréquence au niveau plaquettes (wafer). En effet, la mise en œuvre de tests basés sur les spécifications au niveau de la plaquette est extrêmement difficile en raison des parasites élevés sur les sondes de l'interface de test. En outre, le test multisite n'est généralement pas une option envisageable en raison des ressources RF limité sur les testeurs, ce qui réduit la cadence de test. En conséquent, la pratique actuelle est souvent se limite à la vérification des circuits après la mise en boîtier. Le problème d’une telle approche c’est qu’elle ne permet pas d’identifier les pièces défectueuses à un niveau tôt du processus de fabrication et génère une diminution du rendement global et augmente le coût de fabrication. Afin de réduire les coûts de production, il est donc nécessaire de développer des solutions de test applicables au niveau de la plaquette, de sorte que les circuits défectueux peuvent être retirés très tôt dans le flux de production. Ceci est particulièrement important dans le cadre des circuits intégrés de type systèmes en boîtier (SiP). Dans ce contexte, une solution prometteuse consiste à développer des méthodes tests indirectes. Fondamentalement, elles consistent à utiliser des signatures et des stimuli non conventionnels pour prédire les performances du circuit sous test. L'idée sous−jacente est d'apprendre au cours d'une phase initiale de la dépendance inconnu entre des mesures simples et les paramètres RF. Cette dépendance peut alors être modélisée par des fonctions de prédiction. Au cours de la phase de test, seules les mesures simples, dite indirects, sont effectuées et les performances du circuit sont estimées en utilisant le modèle de prédiction construit dans la phase d'apprentissage. Malgré que cette approche semble prometteuse les industriels n'ont pas complètement confiance en ce genre d’approche. Ceci est du fait que les valeurs des performances du circuit sont prédites et peuvent parfois avoir des erreurs. Ce travail vise à améliorer la confiance en ce genre de test en améliorant la précision et la robustesse des valeurs prédites.