Résumé
L’industrie des semi-conducteurs progresse en réduisant la taille des transistors pour améliorer coût, performance et efficacité énergétique. Cependant, cette miniaturisation accroît la probabilité de défauts intra-cellules, difficiles à détecter avec les modèles de fautes classiques utilisés en ATPG, principalement centrés sur les défauts inter-cellules. Pour y remédier, la méthodologie Cell-Aware (CA) a été introduite : elle caractérise les cellules standard par simulations SPICE avec injection de défauts, mais ce processus est extrêmement long et coûteux, nécessitant souvent des mois pour une bibliothèque complète. Réduire ce temps est donc un enjeu majeur pour l’adoption industrielle. Plusieurs approches ont été proposées : apprentissage automatique (limité aux cellules connues), méthodes par graphes (plus rapides mais restreintes aux défauts source/drain), ou exploitation de données sans défaut (partiellement efficace). Aucune ne répond pleinement aux besoins de rapidité et d’évolutivité. Cette thèse introduit TrUnDeL (Transistor Undetectable Defect eLiminator), une méthodologie basée sur les graphes visant à accélérer la génération des modèles CA sans perte de précision. Les cellules sont représentées sous forme de graphes enrichis de métadonnées, permettant de propager les stimuli au niveau des commutateurs et d’identifier directement les défauts indétectables. Les simulations analogiques SPICE ne sont alors nécessaires que pour les cas restants, réduisant considérablement la charge de calcul. Une première évaluation sur deux bibliothèques industrielles FD-SOI (P28 et C28) a montré une réduction par trois du temps de génération pour les cellules combinatoires, sans perte de précision. Pour les cellules séquentielles, des améliorations spécifiques (raffinement des algorithmes et enrichissement des métadonnées) ont permis d’atteindre une réduction de 30 % du temps avec une précision totale. TrUnDeL couvre les défauts statiques et dynamiques (ouvertures et courts-circuits sur source, drain, bulk et grille). Deux extensions ont été développées : La-TrUnDeL, qui intègre les informations de layout et atteint une précision complète sur huit cellules de la bibliothèque C28. Une adaptation pour les SRAM, composants critiques dans les SoC modernes. Grâce à un traitement adapté des structures analogiques comme les amplificateurs de sens, TrUnDeL conserve une précision totale tout en accélérant significativement la caractérisation des mémoires. TrUnDeL peut être intégré dans divers flux : apprentissage automatique, méthodes structurelles, ATPG et diagnostic. Plusieurs pistes d’amélioration interne existent encore pour renforcer ses capacités et élargir son champ d’application.