- Titre
- Using TMR Architectures for SoC Yield Improvement
- Créateurs - sans rôle
- Julien Vial - Université de Montpellier, Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier - LIRMMArnaud Virazel - Conception et Test de Systèmes MICroélectroniquesAlberto Bosio - Conception et Test de Systèmes MICroélectroniquesLuigi Dilillo - Conception et Test de Systèmes MICroélectroniquesPatrick Girard - Conception et Test de Systèmes MICroélectroniquesSerge Pravossoudovitch - Conception et Test de Systèmes MICroélectroniques
- Détails de publication
- VALID'09: The First International Conference on Advances in System Testing and Validation Lifecycle, pp.155-160
- Colloque
- VALID'09: The First International Conference on Advances in System Testing and Validation Lifecycle (Porto, Portugal, 2009)
- Identifiants
- 9947323109311
- Unité académique
- Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier - LIRMM
- Langue
- English
- Type de ressource
- Conference proceeding
- Champs locaux
- lirmm-00406967
Acte de colloque
Using TMR Architectures for SoC Yield Improvement
VALID'09: The First International Conference on Advances in System Testing and Validation Lifecycle, pp.155-160
VALID'09: The First International Conference on Advances in System Testing and Validation Lifecycle (Porto, Portugal, 2009)
21/09/2009
Indicateurs
1 Consultations de la notice