- Titre
- Post Layout Management of Delay Power Constraints in Submicronic CMOS Implementation
- Créateurs - sans rôle
- Nadine Azemard - Conception et Test de Systèmes MICroélectroniquesMichel Aline - Université de Montpellier, Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier - LIRMMDaniel Auvergne - Université de Montpellier, Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier - LIRMM
- Détails de publication
- International Workshop on Logic Synthesis, pp.198-201
- Colloque
- IWLS: International Workshop on Logic Synthesis (Lake Tahoe, CA, United States, 27/06/1999)
- Identifiants
- 9943814409311
- Unité académique
- Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier - LIRMM
- Langue
- English
- Type de ressource
- Conference proceeding
- Champs locaux
- lirmm-00244002
Acte de colloque
Post Layout Management of Delay Power Constraints in Submicronic CMOS Implementation
International Workshop on Logic Synthesis, pp.198-201
IWLS: International Workshop on Logic Synthesis (Lake Tahoe, CA, United States, 27/06/1999)
1999
Indicateurs
1 Consultations de la notice