- Titre
- Optimized March Test Flow for Detecting Memory Faults in SRAM Devices Under Bit Line Coupling
- Créateurs - sans rôle
- Leonardo B. Zordan - Université de Montpellier, Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier - LIRMMAlberto Bosio - Conception et Test de Systèmes MICroélectroniquesLuigi Dilillo - Conception et Test de Systèmes MICroélectroniquesPatrick Girard - Conception et Test de Systèmes MICroélectroniquesSerge Pravossoudovitch - Conception et Test de Systèmes MICroélectroniquesArnaud Virazel - Conception et Test de Systèmes MICroélectroniquesNabil Badereddine - Infineon Technologies France
- Détails de publication
- DDECS'11: 14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits ans Systems, pp.353-358
- Colloque
- DDECS'11: 14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits ans Systems (Netherlands)
- Identifiants
- 9943393809311
- Unité académique
- Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier - LIRMM
- Langue
- English
- Type de ressource
- Conference proceeding
- Champs locaux
- lirmm-00592182
Acte de colloque
Optimized March Test Flow for Detecting Memory Faults in SRAM Devices Under Bit Line Coupling
DDECS'11: 14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits ans Systems, pp.353-358
DDECS'11: 14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits ans Systems (Netherlands)
13/04/2011
Indicateurs
1 Consultations de la notice