Résumé
Avec la réduction des dimensions des transistors et l'accroissement de la taille des circuits, les sources de variabilité ne sont plus négligeables et doivent être considérées au plus tôt dans le flot de conception. Le concept de SSTA, analyse temporelle statique et statistique, est récemment apparu et tend à être intégré dans les outils d'aide à la conception numérique. De nombreuses études pour améliorer ce concept sont encore menées. Ce papier présente les premiers résultats de l'application d'une implémentation SSTA « basée sur les chemins » sur un opérateur numérique de type MAC Multiplicateur Accumulateur, élément critique de blocs opératifs. La vitesse de simulation SSTA est 60 fois plus rapide qu'une simulation Monte Carlo. La précision atteinte est de 10% et 20% pour les valeurs moyennes et les écarts types respectivement des performances des chemins. L'analyse de différents choix de synthèse permet d'extraire une variation (3σ/μ) moyenne de 23% en technologie 65 nm sur l'ensemble des chemins analysés avec des fluctuations faibles autour de cette valeur. L'identification et la quantification des sources d'erreurs au niveau de la caractérisation des portes permettront d'améliorer la précision de cette méthode.