- Titre
- Application of Explicit Delay Time Modelling to CMOS Data Path Evaluation and Transistor Sising
- Créateurs - sans rôle
- Nadine Azemard - Conception et Test de Systèmes MICroélectroniquesDenis Deschacht - Conception et Test de Systèmes MICroélectroniquesMichel Robert - Conception et Test de Systèmes MICroélectroniquesDaniel Auvergne - Université de Montpellier, Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier - LIRMM
- Détails de publication
- 2nd International Workshop on Power and Timing Modelling, Optimization and Simulation, pp.102-108
- Colloque
- PATMOS: Power And Timing Modeling, Optimization and Simulation (Paris, France, 18/09/1992)
- Identifiants
- 9945409909311
- Unité académique
- Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier - LIRMM
- Langue
- English
- Type de ressource
- Conference proceeding
- Champs locaux
- lirmm-00241327
Acte de colloque
Application of Explicit Delay Time Modelling to CMOS Data Path Evaluation and Transistor Sising
2nd International Workshop on Power and Timing Modelling, Optimization and Simulation, pp.102-108
PATMOS: Power And Timing Modeling, Optimization and Simulation (Paris, France, 18/09/1992)
1992
Indicateurs
1 Consultations de la notice