- Titre
- A Hybrid Fault Tolerant Architecture for Robustness Improvement of Digital Circuits
- Créateurs - sans rôle
- Ahn Duc Tran - Université de Montpellier, Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier - LIRMMArnaud Virazel - Conception et Test de Systèmes MICroélectroniquesAlberto Bosio - Conception et Test de Systèmes MICroélectroniquesLuigi Dilillo - Conception et Test de Systèmes MICroélectroniquesPatrick Girard - Conception et Test de Systèmes MICroélectroniquesSerge Pravossoudovitch - Conception et Test de Systèmes MICroélectroniquesHans-Joachim Wunderlich - Institut für Technische Informatik
- Colloque
- GDR SOC-SIP'11 : Colloque GDR SoC-SiP (Lyon, France)
- Identifiants
- 99151947409311
- Unité académique
- Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier - LIRMM
- Langue
- English
- Type de ressource
- Conference proceeding
- Champs locaux
- lirmm-00679513
Acte de colloque
A Hybrid Fault Tolerant Architecture for Robustness Improvement of Digital Circuits
GDR SOC-SIP'11 : Colloque GDR SoC-SiP (Lyon, France)
15/06/2011
Indicateurs
1 Consultations de la notice